Verireason Qwen2.5 7b RTLCoder Verilog GRPO Reasoning Tb I1 GGUF

🚀 VeriReason-Qwen2.5-7b-RTLCoder-Verilog-GRPO-reasoning-tb 模型介紹

本項目圍繞 VeriReason-Qwen2.5-7b-RTLCoder-Verilog-GRPO-reasoning-tb 模型展開，提供了該模型的量化版本及相關使用信息，適用於 Verilog 推理、強化學習等領域。

📚 詳細文檔

模型基本信息

關於模型

加權/矩陣量化版本可參考：https://huggingface.co/Nellyw888/VeriReason-Qwen2.5-7b-RTLCoder-Verilog-GRPO-reasoning-tb

靜態量化版本可在以下鏈接獲取：https://huggingface.co/mradermacher/VeriReason-Qwen2.5-7b-RTLCoder-Verilog-GRPO-reasoning-tb-GGUF

使用說明

如果您不確定如何使用 GGUF 文件，請參考 TheBloke 的 README 以獲取更多詳細信息，包括如何拼接多部分文件。

提供的量化版本

（按大小排序，不一定代表質量。IQ 量化通常優於類似大小的非 IQ 量化）

以下是 ikawrakow 提供的一些低質量量化類型對比圖（數值越低越好）：

Artefact2 關於此問題的看法： https://gist.github.com/Artefact2/b5f810600771265fc1e39442288e8ec9

常見問題解答與模型請求

您可以訪問 https://huggingface.co/mradermacher/model_requests 查看常見問題的解答，或請求對其他模型進行量化。

🙏 致謝

感謝我的公司 nethype GmbH 允許我使用其服務器，並對我的工作站進行升級，使我能夠在業餘時間完成這項工作。此外，感謝 @nicoboss 讓我使用他的私人超級計算機，使我能夠提供更多、更高質量的矩陣量化版本。