V

Verireason Qwen2.5 7b RTLCoder Verilog GRPO Reasoning Tb I1 GGUF

mradermacherによって開発
これはVerilogハードウェア記述言語に最適化された7Bパラメータの大規模言語モデルで、RTLコーディングと推論タスクに特化し、複数の量子化バージョンを提供します。
ダウンロード数 1,081
リリース時間 : 5/21/2025

モデル概要

このモデルはQwen2.5アーキテクチャをベースにしており、Verilogハードウェア設計におけるRTLコーディングタスク向けに特別に最適化されており、推論とテストベンチ生成をサポートします。

モデル特徴

Verilog専用最適化
ハードウェア記述言語VerilogのRTLコーディングタスク向けに特別に最適化
多重量子化バージョン
IQ1からQ6_Kまでの多様な量子化オプションを提供し、様々なハードウェア要件に対応
推論能力強化
ハードウェア設計関連の論理推論能力を強化

モデル能力

Verilogコード生成
ハードウェア設計推論
テストベンチ生成
RTLコーディング支援

使用事例

ハードウェア設計
RTLモジュール自動生成
機能説明に基づいてVerilogモジュールコードを自動生成
テストベンチ生成
Verilogモジュール向けにテストベンチコードを自動生成
教育研究
ハードウェア設計教育支援
学生がVerilogコーディングを理解し学習するのを支援
AIbase
未来を切り開く、あなたのAIソリューション知識ベース
© 2025AIbase